BiCD-0.13/CD-0.13 模擬電源工藝平臺
東芝成功開發了一種BiCD-0.13工藝技術，可在同一個晶片上集成多個0.13微米高壓模擬零件。這種工藝集合了LDMOS、雙極電晶體和各種模擬零件，以0.13微米標準CMOS技術為依託。此外，為滿足對成本要求較高的應用需求，東芝還開發了一種CD-0.13工藝技術，這種工藝不使用雙極電晶體。
BiCD-0.13和CD-0.13這兩種工藝適用於各種高壓模擬應用，例如電源管理和LED驅動器IC，針對汽車、工業和商業用途。我們憑藉0.13微米工藝並採取使用TCAD的類比技術對器件結構進行了優化。特別是額定電壓為8 V、18 V、25 V、40 V和60 V的新LDMOS器件，有助於實現行業特定的最低導通電阻RonA。小型器件佈局和深槽隔離工藝（DTI）的組合使40V DMOS器件的面積比以往0.35微米產品減小32%。採用新工藝製造的IC已於2010年3月開始發貨。
詳情請參見下文：
- 0.13μm CMOS/DMOS platform technologywith novel 8V/9V LDMOS for low voltage high-frequency DC-DC converters (ISPSD 2010) (PDF:318KB)
- Ultra-low On-Resistance LDMOS Implementation in 0.13μm CD and BiCD Process Technologies for Analog Power IC's (ISPSD 2009) (PDF:391KB)
- A Deep Trench Isolation integrated in a 0.13um BiCD process technology for analog power ICs. (BCTM 2009) (PDF:897KB)